

РЕЦЕНЗІЯ

на дисертаційну роботу Германа Юрія Володимировича
*«Синтез вузлів цифрової обробки сигналів засобами високорівневого
проектування на базі систем на кристалі типу SoC FPGA»*

на здобуття ступеня доктора філософії
з галузі знань 17 – Електроніка та телекомунікації
за спеціальністю 172 – Телекомунікації та радіотехніка

Актуальність теми дисертаційного дослідження та зв'язок з науковими планами і програмами

Тематика дисертаційної роботи безпосередньо відповідає сучасним тенденціям розвитку телекомунікаційних та вбудованих систем, у яких дедалі більшого значення набувають задачі обробки широкосмугових потоків даних у реальному часі, зменшення латентності, підвищення енергоефективності та забезпечення стійкої роботи вузлів у граничних обчисленнях. Для таких застосувань традиційні процесорні архітектури часто виявляються недостатньо ефективними, тоді як використання систем на кристалі типу SoC FPGA дозволяє поєднати гнучкість програмного керування з високою продуктивністю апаратної логіки.

Особливо актуальною є проблема узгодження програмного середовища загального призначення, зокрема ОС Linux, з вимогами до часової передбачуваності в тракці цифрової обробки сигналів. Для реальних телекомунікаційних систем, автономних сенсорних платформ, вузлів радіомоніторингу та безпілотних комплексів важливими є не лише максимальна швидкодія, а й стабільність часових характеристик, відтворюваність конфігурації та можливість швидкої модифікації програмно-апаратної архітектури.

У цьому контексті дисертаційна робота Ю. В. Германа, присвячена розробленню методики синтезу вузлів цифрової обробки сигналів на базі SoC FPGA із застосуванням засобів високорівневого проектування, є безумовно

актуальною. У роботі порушено важливе науково-прикладне завдання підвищення ефективності, детермінованості та практичної придатності гетерогенних програмно-апаратних платформ для телекомунікаційних застосувань.

Окремо відзначу, що для тематики, дотичної до автономних платформ, вбудованих операційних систем та edge-вузлів, обраний напрям дослідження є не декларативним, а цілком практичним і своєчасним.

Дисертаційна робота також пов'язана з виконанням науково-дослідної роботи кафедри радіотехніки та інформаційної безпеки Чернівецького національного університету імені Юрія Федьковича «Методи формування сигнальних конструкцій та інформаційні процеси програмно-апаратної взаємодії ширококутових телекомунікаційних систем та Інтернету речей» (державний реєстраційний номер 0121U112870). Дослідження, апаратні розробки та експерименти, представлені в дисертаційній роботі, також виконувалися в межах науково-технічних проєктів: проєкту Національного фонду досліджень України за конкурсом «Наука для зміцнення обороноздатності України» «Розробка комплексу для визначення положення та відносної потужності джерел радіовипромінювання та їх візуалізації» (реєстраційний номер проєкту 2023.04/0150); проєкту науково-технічної (експериментальної) розробки молодих вчених «Портативний комплекс для наземного аерозондування вибухових закладок» (державний реєстраційний номер 0123U100679); проєкту «Портативний радіоелектронний комплекс синтезу ширококутових завад» (державний реєстраційний номер 0125U000836). Це додатково підтверджує практичну затребуваність теми та її зв'язок із реальними науковими програмами і розробками.

Структура і зміст роботи

Дисертаційна робота має логічну структуру, складається зі вступу, чотирьох розділів, загальних висновків, списку використаних джерел та додатків. Побудова матеріалу є послідовною: від аналізу сучасного стану

проблеми та обґрунтування вибору технологічного базису автор переходить до розроблення методики, її практичної реалізації та експериментальної перевірки на прикладних задачах.

Обсяг дисертації становить 186 сторінок, робота містить 52 рисунки, 17 таблиць, бібліографічний список із 140 джерел та додатки.

У **вступі** належним чином обґрунтовано актуальність теми, сформульовано мету і завдання дослідження, визначено об'єкт, предмет, методи дослідження, наукову новизну та практичне значення отриманих результатів.

У **першому розділі** виконано аналіз сучасних підходів до побудови вузлів цифрової обробки сигналів на базі SoC FPGA. Розглянуто переваги та обмеження традиційного HDL-підходу, можливості високорівневого синтезу, роль Linux у вбудованих системах, а також механізми взаємодії між процесорною підсистемою та програмованою логікою. Розділ формує достатню теоретичну основу для подальших досліджень і коректно підводить до постановки задачі.

Другий розділ присвячений розробленню архітектури та методики побудови спеціалізованої програмно-апаратної платформи цифрової обробки сигналів на базі SoC FPGA. Сильним боком цього розділу є системний підхід до побудови керуючого середовища: від вибору моделі вбудованої ОС і способу формування rootfs до апаратно-залежного шару, роботи з DMA, механізмів просторової ізоляції ресурсів та експериментальної валідації часових характеристик. Окремої позитивної оцінки заслуговує введення концепції «Паспорта конфігурації», за допомогою якої автор прагне формалізувати стани платформи і підвищити відтворюваність результатів.

У **третьому розділі** наведено практичну реалізацію запропонованої платформи на прикладі системи потокового спектрального моніторингу та автономного сенсорного вузла просторового моніторингу. У межах цього розділу показано, що запропонований підхід є не лише теоретично обґрунтованим, а й придатним для створення прикладних систем із різними

периферійними пристроями, режимами обробки та сценаріями роботи. Важливим результатом є експериментальне встановлення «точки насичення» процесорної підсистеми на рівні 20 MSPS, що обґрунтовує необхідність архітектурного переходу до апаратного розвантаження обчислювально критичних функцій.

У четвертому розділі розвинуто ідею апаратного розвантаження та розглянуто синтез і системну інтеграцію високопродуктивного апаратного прискорювача для криптографічного потокового перетворення. Автором запропоновано поєднання RTL-опису обчислювального ядра із високорівневим описом інтерфейсної обв'язки, що дозволило досягти високої пропускної здатності за помірною використання ресурсів ПЛІС. Експериментальні результати щодо продуктивності, стабільності контуру керування та масштабованості системи виглядають переконливо і добре вписуються в загальну логіку дисертації.

Загалом зміст дисертаційної роботи відповідає заявленій темі, а сама робота справляє враження завершеного наукового дослідження з чітко вираженою інженерною та прикладною спрямованістю.

Серед сильних сторін роботи варто окремо назвати поєднання системного бачення архітектури з реальною перевіркою на працездатних програмно-апаратних вузлах.

Варто також відзначити, що автор не обмежився описом окремих технічних прийомів, а послідовно показав логіку переходу від побудови керуючого середовища до виявлення меж ефективності програмної реалізації та далі до апаратного розвантаження критичних трактів. Така побудова матеріалу створює відчуття цілісної дослідницької програми, а не сукупності слабо пов'язаних між собою експериментів.

Наукова новизна

До науково значущих результатів дисертації, на мою думку, слід віднести такі положення:

1. Вперше запропоновано підхід до конфігурації вузлів цифрової обробки сигналів на базі SoC FPGA, у межах якого програмне середовище вбудованої ОС розглядається як формалізований об'єкт із фіксованими апаратними та системними інваріантами. Це дозволяє підвищити відтворюваність часових характеристик і зменшити вплив прихованих станів платформи на результати вимірювань.

2. Вперше запропоновано метод просторового виявлення та пеленгації джерел радіовипромінювання з борту БПЛА на основі багатоканального антено-фідерного тракту з односпрямованими антенами різних частотних діапазонів, що передбачає оглядове кругове сканування з подальшим адаптивним локальним уточненням напрямку.

3. Удосконалено метод синтезу гетерогенних вузлів цифрової обробки сигналів типу HPS-Centric, у яких програмована логіка використовується як високошвидкісний інтерфейсно-буферний модуль тракту приймання та первинного перетворення даних, а адаптивне керування потоками, конфігурація режимів і прийняття рішень залишаються на рівні процесорної підсистеми.

4. Набув подальшого розвитку критерій «точки насичення» для вбудованих процесорних підсистем у трактах цифрової обробки сигналів, що має важливе значення для вибору межі доцільності між програмною реалізацією та апаратним розвантаженням.

5. Вперше запропоновано архітектуру криптографічного вузла телекомунікаційних систем для реалізації алгоритму «Струмок», яка поєднує оптимізований RTL-опис обчислювального ядра з високорівневим описом інтерфейсів керування, апаратною ізоляцією тракту даних і підтримкою швидкої зміни криптографічного контексту.

Наведені результати мають ознаки наукової новизни, є взаємопов'язаними та відповідають заявленим меті й завданням дослідження.

Показово, що наукова новизна в роботі не є декларативною. Вона підтверджується конкретними архітектурними рішеннями,

експериментально зафіксованими межами роботи системи та переходом від загального методичного підходу до вимірюваних результатів на реальній платформі. Це підсилює переконливість винесених на захист положень.

Практична цінність роботи

Практична цінність роботи полягає в тому, що запропоновані рішення не обмежуються теоретичними побудовами, а доведені до рівня реальних програмно-апаратних реалізацій.

Практична цінність результатів дисертаційного дослідження полягає в такому:

1. Розроблено уніфіковану програмно-апаратну платформу на базі SoC FPGA Cyclone V для побудови вузлів цифрової обробки сигналів із підтримкою реального часу, вбудованої ОС Linux, периферійних інтерфейсів і механізмів просторової ізоляції ресурсів.
2. Розроблено та програмно реалізовано автоматизовану систему збірки вбудованої операційної системи за принципом Full Custom, що дозволяє формувати відтворювані мінімалістичні образи керуючого середовища і скорочувати час розгортання нових вузлів цифрової обробки сигналів.
3. Створено мобільний вузол радіомоніторингу, здатний обробляти та візуалізувати широкосмугові сигнали в реальному часі на бюджетних процесорах класу Cortex-A9.
4. Створено автономний модуль корисного навантаження для БПЛА з архітектурним патерном накопичення та пересилання даних, що підвищує надійність роботи в умовах нестабільного каналу зв'язку.
5. Впроваджено метод апаратного розвантаження телекомунікаційних трактів шляхом інтеграції IP-ядра шифратора ДСТУ 8845:2019, синтезованого у межах гібридного маршруту високорівневого проектування, з підтримкою високої маневреності ключів.

З огляду на спрямованість дослідження, його результати можуть бути використані при створенні вбудованих телекомунікаційних платформ, вузлів радіомоніторингу, автономних сенсорних систем, edge-пристроїв та програмно-визначених радіосистем.

Крім того, практична цінність роботи полягає і в можливості швидкої адаптації запропонованої платформи до нових прикладних сценаріїв без повного перегляду всієї системної архітектури. Для задач, у яких критичною є оперативна зміна конфігурації, складу периферії або алгоритмів первинної обробки, це є суттєвою перевагою.

Обґрунтованість наукових положень, висновків та рекомендацій

Основні положення дисертаційної роботи є достатньо обґрунтованими. Їх достовірність забезпечується поєднанням аналітичного розгляду, архітектурного проектування, програмно-апаратної реалізації та експериментальної перевірки. Автор послідовно пов'язує сформульовані задачі, запропоновані методи та одержані результати.

Позитивним є те, що в роботі значна увага приділена не тільки розробленню архітектурних рішень, але й питанням їх практичної валідації, включаючи аналіз латентності, стійкості контуру керування, поведінки системи під навантаженням, а також дослідження меж ефективності програмної реалізації.

Результати дисертації загалом узгоджуються з матеріалами, наведеними у вступі, а висновки до розділів і загальні висновки логічно випливають із викладеного матеріалу.

Зауваження

Поряд із безумовними позитивними сторонами, дисертаційна робота містить окремі дискусійні моменти та положення, які могли б бути висвітлені докладніше:

1. У роботі переконливо обґрунтовано загальний підхід до просторової ізоляції ресурсів та паспортизації конфігурації, однак було б корисно ширше подати порівняння з альтернативними підходами до забезпечення часової передбачуваності, зокрема з RT-патчами ядра Linux, Xenomaі або іншими спеціалізованими механізмами soft real-time.
2. У третьому розділі наведено цікаві приклади прикладної реалізації розробленої платформи, проте окремі кількісні характеристики експериментальних сценаріїв, зокрема щодо умов польових випробувань та впливу зовнішніх факторів на стабільність системи, могли б бути описані більш детально.
3. У роботі детально розглянуто побудову спеціалізованої Linux-платформи та механізм «Паспорта конфігурації», однак для практики тривалої експлуатації автономних edge-вузлів було б корисно ширше узагальнити процедури контролю цілісності образів, оновлення сервісів та перенесення конфігурації між інсталяціями платформи.
4. У тексті роботи зустрічається певна неоднорідність в оформленні математичних виразів та змінних. Деякі формули (наприклад, 4.2 та 4.3) подані з наскрізною нумерацією, тоді як ряд проміжних розрахункових виразів (наприклад, розрахунок частотної роздільної здатності Δf у підрозділі 3.2.3) наведено в тексті без нумерації, що ускладнює посилання на них.

Наведені зауваження не знижують загальної позитивної оцінки дисертаційної роботи, а мають переважно рекомендаційний характер.

**Повнота викладу в опублікованих працях наукових положень,
висновків та рекомендацій.**

Основні результати дисертаційної роботи опубліковано в 9,5 наукових працях, з яких: 1 стаття у міжнародних періодичних наукових виданнях, проіндексованих у наукометричних базах даних Web of Science Core Collection та/або Scopus; 3.5 статті - у наукових фахових виданнях України; 4 праці апробаційного характеру - у матеріалах і тезах доповідей наукових

конференцій; 1 праця, котра додатково відображає наукові результати дисертації. Тематика публікацій охоплює ключові складові дисертації: архітектуру програмно-апаратної взаємодії в SoC FPGA, застосування вбудованих ОС, edge-орієнтовані системи збору й обробки даних, автономні телеметричні вузли, радіомоніторинг, а також прикладні аспекти використання FPGA-платформ у телекомунікаційних задачах.

Зміст опублікованих праць відповідає основним результатам дисертаційного дослідження та достатньою мірою відображає його наукову і практичну складову.

Відсутність академічного плагіату, фабрикації, фальсифікації

Представлені в наукових працях і дисертації результати дослідження є новими та повністю відповідають принципам академічної доброчесності. Дисертант чітко вказав свій особистий внесок у публікаціях. Використані в дисертаційній роботі ідеї, теоретичні підходи, методи, а також експериментальні та теоретичні результати інших авторів належним чином задокументовані із відповідними посиланнями на джерела.

Загальний висновок

Дисертаційна робота Германа Юрія Володимировича «Синтез вузлів цифрової обробки сигналів засобами високорівневого проектування на базі систем на кристалі типу SoC FPGA» є завершеним самостійно виконаним науковим дослідженням, що відповідає вимогам «Порядку присудження ступеня доктора філософії та скасування рішення разової спеціалізованої вченої ради закладу вищої освіти, наукової установи про присудження ступеня доктора філософії», затвердженого Постановою КМУ № 44 від 12.01.2022 р. (зі змінами, внесеними згідно з Постановами КМУ № 341 від 21.03.2022, № 502 від 19.05.2023 р., № 507 від 03.05.2024 р.), а також «Вимогам до оформлення дисертації», затверджених Наказом Міністерства освіти і науки України № 40 від 12 січня 2017 року (зі змінами від № 759 від


31.05.2019 року), а її автор, Герман Юрій Володимирович, заслуговує на присудження наукового ступеня доктора філософії за спеціальністю 172 «Телекомунікації та радіотехніка» з галузі знань 17 «Електроніка та телекомунікації».

Рецензент,

кандидат фізико-математичних наук,
асистент кафедри комп'ютерних наук
Чернівецького національного університету

імені Юрія Федьковича

«12» травня 2026 року



Віктор ІВАШКО

Підпис: *Івашко В.* засвідчую
Учений секретар Чернівецького національного
університету імені Юрія Федьковича
Шероверьца И. С.
"12" травня 2026

